⑩日本国特許庁(JP)

①特許出願公開

@ 公 開 特 許 公 報 (A) 平4-14871

(9) Int. Cl. 5

識別記号 庁内整理番号

49公開 平成4年(1992)1月20日

H 01 L 27/115

8831-4M H 01 L 27/10 7514-4M 29/78 4 3 4 3 7 1 ×

審査請求 未請求 請求項の数 1 (全8頁)

②発明の名称 不揮発性半導体記憶装置

②特 願 平2-119395

22出 願 平2(1990)5月8日

@発 明 者 寺 田 康 兵庫県伊丹市瑞原 4丁目 1番地 三菱電機株式会社エル・ エス・アイ研究所内

⑫発 明 者 中 山 武 志 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内 林 越 正 紀 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

@発 明 者 林 越 正 紀 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・ エス・アイ研究所内

②発 明 者 小 林 真 一 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・ エス・アイ研究所内

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

⑭代 理 人 弁理士 大岩 增雄 外2名

最終頁に続く

明報音

1. 発明の名称

不揮発性半導体記憶装置

2. 特許請求の範囲

(1) フローティングゲートを有し電気的書き 込み消去可能な複数のメモリトランジスタ及び選択トランジスタを第1の層に含んだ不揮発性半導体記憶装置であって、

前記第1の層上の第2の層に形成され、所定数の前記メモリトランジスタのドレインに共通に接続されるとともに前記選択トランジスタの一方電極に接続された副ピット線と、

前記所定数のメモリトランジスタのソースに共 通に接続されたソース線と、

前記第2の層上の第3の層に形成され、前記選択トランジスタの他方電極に接続された主ビット線と、

読み出し時に前記選択トランジスタをオンさせ、 前記所定数のメモリトランジスタのうち、読み出 し対象のメモリトランジスタのコントロールゲー

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、フローティングゲートを有し電気 的書き込み消去可能な複数のメモリトランジスタ を含んだ不揮発性半導体記憶装置に関するもので ある。

〔従来の技術〕

第5 図は IEEE Journal of Solid-State Circui

ts. Vol.24. pp.1238-1243(1989)に関示された従 来のNAND型EEPROMのメモリトランジス 夕群を示す断面図、第6図はその等価回路図であ る。第5図において、1はP型半導体基板であり、 2 は N型の拡散領域である。これら N 拡散領域 2. 2 間の P 型半導体基板 1 の表面部をチャネル領域 とした選択トランジスタQ1、メモリトランジス タ M 1 ~ M 8 及び 選択トランジスタ Q 2 が 直列に 接続されている。第5図及び第6図に示すように、 遺択トランジスタQ1及びQ2は1磨ゲートであ り、一方、メモリトランジスタM1~M8はフロ - ティングゲート F G とコントロールゲート C G から成る2層ゲート構造である。そして、フロー ティングゲートFG下のゲート酸化膜(トンネル 酸化膿)はトンネル現象が生じる程度の膿厚に設 定されている。

また、第6図に示すように、選択トランジスタ Q 1のN拡散領域(ドレイン領域) 2 がピット線 B L に接続され、選択トランジスタ Q 2 のN 拡散 領域(ソース領域) 2 がソース線 S L に接続され ており、選択トランジスタ Q 1 及び Q 2 のゲートには制御信号 S G 1 及び S G 2 が印加され、メモリトランジスタ M 1 ~ M 8 のコントロールゲートC G にはそれぞれ制御信号 C G 1 ~ C G 8 が印加される

このような構成において、メモリトランジスタ M 1 ~ M 8 の消去は全メモリトランジスタ M 1 ~ M 8 に対し一括して行っており、ビット線 B L 及びソース線 S L をそれぞれ接地し、制御信号 S G 2 を 5 V に設定し、制御信号 S G 2 を 5 V に設定する。

このように設定すると、フローティングゲート FG下のトンネル酸化膜に高電界がかかりトンネル現象によりフローティングゲートFGに電子が 蓄積されることにより、メモリトランジスタMI ~M8すべての関値が高くなり、2V程度("1" 審き込み)になる。

ー方、不揮発な書き込みはソース線 S L 側のメモリトランジスタ M 8 から M 1 にかけて順次行っている。以下、メモリトランジスタ M 8 に書き込

む 例 を 説 明 す る。 料 御 信 号 S G 1 、 C G 1 ~ C G 7 を 2 2 V に 設定 し、 納 御 信 号 S G 2 と 書 き 込 み 対象 の メ モ リ ト ラ ン ジ ス タ M 8 の 制 御 信 号 C G 8 を 接 地 す る。 そ し て 、 書 き 込 み デ ー タ が " 1 " の 場合 ピット 線 B L に 1 1 V を 印 加 す る。

このように設定すると、全メモリトランジスタ M1~M8すべてのコントロールゲート・ドレイ ン間の電位差が11Vとなり、フローティングゲ ート・ドレイン間のトンネル酸化膜に誘起される 電界はトンネル現象を引き起こすには充分でなく、 フローティングゲートFGに蓄積された電荷量は 変化しない。

一方、書き込みデータが " 0 ° の場合 ピット線 B L に 2 2 V を印加する。このように設定する M 1 ~ M 7 のコントロールゲート・ドレイン間の電位 2 が 0 V となり、フローティングゲート・ドレイン間のトンネル酸に誘起される電界は 0 であり、トンネル現象を引き起こさず、フローティングゲートトF G に蓄積された電荷量は変化しない。逆に、

書き込み対象のメモリトランジスタM8のコントロールゲート・ドレイン間の電位差が22Vとなり、フローティングゲート・ドレイン間のトンネル酸化膜に誘起される電界はトンネル現象を引き起こし、フローティングゲートFGに蓄積された電荷がドレイン側に引き抜かれ関値が低くなり、
-3V程度("O" 書き込み)になる。

なお、他のメモリトランジスタMi (i = 1 ~ 7) への書き込みは、 C G 1 ~ C G (i - 1) を 2 2 V に設定し、制御信号 C G i ~ C G 8 を接地 し他は上記したメモリトランジスタ M 8 に書き込む例と同様に行う。このようにしてメモリトランジスタ M 8 ~ M 1 の書き込みが順次行われる。

また、メモリトランジスタ M 8 の 記憶内容を洗み出す場合は、制御信号 S G 1 、 S G 2 及び読み出し対象でないメモリトランジスタ M 1 ~ M 7 の制御信号 C G 7 を 5 V に設定し、読み出し対象のメモリトランジスタ M 8 の 制御信号 C G 8 を接地して行う。このように設定すると、選択トランジスタ Q 1 、 Q 2 及びメモリトランジスタ

M 1 ~ M 7 はオンする。そして、統み出し対象のメモリトランジスタ M 8 が " 1 " を記憶しておれば関値は2 V であるためオフし、 " 0 " を記憶しておれば関値は- 3 V であるためオンする。この統み出し対象のメモリトランジスタ M 1 ~ M 8 を介して、ピット線 B L からソース線 S L にかけて電け、流れるか否かを図示しないセンスアンプにより検出することにより、メモリトランジスタ M 8 の記憶内容を読み出す。

なお、他のメモリトランジスタ M i (i = 1 ~ 7) への読み出しは、制御信号 C G i を接地し、制御信号 C G i を接地し、制御信号 C G i を接地し、制御信号 C G i 以外の制御信号 C G 1 ~ C G 8 を 5 V に設定してメモリトランジスタ M 8 の記憶内容を読み出す場合と同様に行う。このようにしてメモリトランジスタ M 1 ~ M 8 の読み出しが順次行われる。

[発明が解決しようとする課題]

従来のNAND型EEPROMは以上のように 構成されており、1ピットのデータが1つのメモ リタランジスタで記憶され、かつ、ビット線 B L と直接電気的接続を図るべき N 拡散領域 2 が少な くて済むため、高集積化が可能という優れた特徴 を有している。

しかしながら、8個のメモリトランジスタM1~M8が直列に接続されており、 続み出し時におけるピット線BLからソース線SLへの電流経路に8個のメモリトランジスタM1~M8すべてを介することになるため、ピット線BLからソース線SLに流れる電流量は少なくなり、 読み出しに時間がかかってしまうという問題点があった。

この発明は上記のような問題点を解決するためになされたもので、高集積度を維持しつつ、高速競及の出しを行うことができる電気的音込、消去可能な不揮発性半導体記憶装置を得ることを目的とする。

(課題を解決するための手段)

この発明にかかる不揮発性半導体記憶装置は、 フローティングゲートを有し電気的書き込み消去 可能な複数のメモリトランジスタ及び選択トラン

ジスタを築1の層に含んでおり、前記第1の層上 の第2の層に形成され、所定数の前記メモリトラ ンジスタのドレインに共通に接続されるとともに 前記選択トランジスタの一方電極に接続された副 ピット線と、前記所定数のメモリトランジスタの ソースに共通に接続されたソース線と、前記第2 の層上の第3の層に形成され、前記選択トランジ スタの他方電極に接続された主ビット線と、読み 出し時に前記選択トランジスタをオンさせ、前記 所定数のメモリトランジスタのうち、読み出し対 象のメモリトランジスタのコントロールゲートに 該メモリトランジスタの記憶内容の 0 / 1 に応じ 袋メモリトランジスタがオン/オフするレベルの 第1の読み出し電圧を付与し、それ以外のメモリ トランジスタのコントロールゲートにその記憶内 容に関わらず該メモリトランジスタがオフするレ ベルの第2の練み出し露圧を付与し、前記副ビッ ト線及び前記読み出し対象のメモリトランジスタ を介して前記主ビット線から前記ソース線にかけ て電流が流れるか否かを検出することにより、前

記読み出し対象のメモリトランジスタの記憶内容 を読み出す読み出し制御手段とを備えている。

(作用)

この発明における読み出し制御手段は、選択ト ランジスタをオンさせ、所定数のメモリトランジ スタのうち、読み出し対象のメモリトランジスタ のコントロールゲートに該メモリトランジスタの 記憶内容の0/1に応じ該メモリトランジスタが オン/オフするレベルの第1の読み出し電圧を付 与し、それ以外のメモリトランジスタのコントロ ールゲートにその記憶内容に関わらず抜メモリト ラシジスタがオフするレベルの第2の読み出し電 圧を付与し、副ピット線及び読み出し対象のメモ リトランジスタを介して主ビット線からソース線 にかけて電流が流れるか否かを検出することによ り、読み出し対象のメモリトランジスタの記憶内 容を読み出すため、読み出し時において電流経路 となるメモリトランジスタは読み出し対象のメモ リトランジスクのみである。

また、副ピット線は第2の層、主ビット線は第

3 の層と、多層構造で主ビット線及び副ビット線 が形成されている。

(実施例)

第1図はこの発明の一実施例であるEEPRO Mのメモリトランジスタ群を示す断面図、第2図 はその等価回路図である。第1図において、1は P型半導体基板であり、2aは後述するメモリト ランジスタのN型ドレイン拡散領域(一郎、後述 ·する選択トランジスタのN型ソース領域を兼ねる) であり、2bはメモリトランジスタのN型ソース 拡散領域であり、2cは選択トランジスタのN型 ドレイン領域である。これらドレイン、ソース拡 散領城2a,2b間のP型半導体芸板1の表面部 をチャネル領域としてメモリトランジスタMQ1 ~MQ5が形成され、ドレイン、ソース拡散領域 2 c . 2 a 間の P 型半導体基板 1 の表面部をチャ ネル領域として選択トランジスタ S Q が形成され る。第1図及び第2図に示すように、選択トラン ジスタSQは1層ゲート構造であり、メモリトラ ンジスタMQ1~MQ5はフローティングゲート

F G とコントロールゲート C G から成る 2 層ゲート構造である。そして、フローティングゲート F G 下のゲート酸化機(トンネル酸化機)はトンネル現象が生じる程度の機厚に設定されている。

また、第1図及び第2図に示すように、メモリ トランジスタMQ1~MQ5のドレイン拡散領域 2aが共通にサブビット線SBLに接続されてい る。このサブビット線SBLはポリシリコン、シ リサイド、ポリシリコンとシリサイドの2層ある いはタングステン等の高融点金属から構成されて おり、ドレイン拡散領域2aに直接接触しつつコ ントロールゲートCGの上層部に、絶縁膜を介す る等によりコントロールゲートCGに接触するこ となく形成されている。そして、選択トランジス タ S Q の ドレイン拡散領域 2 c がパッド部 3 を介 してメインピット線MBLに接続されている。パ ッド部3はサブビット線SBLと同じ素材が用い られており、サブビット線SBLと同時に形成さ れる。メインピット線MBLはドレイン拡散領域 2 c 上を除きサブビット線SBLより上層部に形

成され、絶縁膜等を介すことによりサブビット線 SBLとの電気的接触を避けている。

一方、第2図に示すように、メモリトランジスタMQ1~MQ5のソース拡散領域2bが共通にソース線SLに接続されている。そして、選択トランジスタSQのゲートには制御信号線SGLが接続され、メモリトランジスタMQ1~MQ5のコントロールゲートCGにはそれぞれワード線WL5が接続されている。

このような構成において、メモリトランジスタMMQ1~MQ5の消去は全メモリトランジスタMQ1~MQ5に対し一括して行っており、メインピット線MBL及びソース線SLをそれぞれ接地し、制御信号線SGL、ワード線WL1~WL5の電位を、従来の消去時に用いた17Vを上回る22V程度の高電圧VPに設定する。

このように設定すると、フローティングゲート FG下のトンネル酸化膜に従来の消去時より高電 界がかかりトンネル現象によりフローティングゲ ートFGに電子が蓄積されることにより、メモリ トランジス 夕 M Q 1 ~ M Q 5 すべての 関値が高くなり、 6 V 程度(*1 * 書き込み)になる。

一方、不揮発な書き込みはメモリトランジスタ M Q 1 から M Q 5 にかけて順次行われる。以下、メモリトランジスタ M Q 1 に書き込む例を説明する。 網御信号線 S G L の電位を高電圧 V P に設定し、書き込み対象のワード線 W L 2 ~ W L 5 の電位を と、それ以外のワード線 W L 2 ~ W L 5 の電位を V P / 2 に設定する。そして、書き込みデータが 1 の場合メインピット線 B L に V P / 2 を印加する。

このように設定すると、全メモリトランジスタMQ1~MQ5すべてのコントロールゲート・ドレイン間の電位差がVP/2となり、フローティングゲート・ドレイン間のトンネル酸化胰に誘起される電界はトンネル現象を引き起こすには充分でなく、フローティングゲートFGに蓄積された電荷量は変化しない。

一方、書き込みデータが * 0 * の場合メインビット線 B L に高電圧 V P を印加する。このように

なお、他のメモリトランジスタMQi(i = 2 ~5)への書き込みは、書き込み対象のメモリトランジスタMQiに接続されたワード線WLiを接地し、他のワード線をVP/2に設定し上記したメモリトランジスタMQ1に書き込む例と同様に行う。このようにしてメモリトランジスタMQ

1~MQ5の書き込みが順次行われる。

また、メモリトランジスタMQ1の記憶内容を 統み出す場合は、制御信号線SGLを5Vに設定 し、読み出し対象のメモリトランジスタMQ1に 接続されたワード線WL1を接地し、他のワード 線WL2~WL5の電位を3~5Vに設定して行 う。このように設定すると、選択トランジスタS Qはオンするが読み出し対象でないメモリトラン ジスタMQ2~MQ5は全てオフする。そして、 読み出し対象のメモリトランジスタMQ1が"1" を記憶しておれば閾値は6Vであるためオフし、 "O"を記憶しておれば閾値は1Vであるためオ ンする。この読み出し対象のメモリトランジスタ MQ1のオン、オフにより、サブピット線SBL 及び統み出し対象のメモリトランジスタMQ1を 介してピット線MBLからソース線SLにかけて 電流が流れるか否かを図示しないセンスアンプに より検出することにより、メモリトランジスタM Q1の記憶内容を読み出す。

なお、他のメモリトランジスタMQi (i=2

~5)の統み出しは、統み出し対象のメモリトタンジスタMQiに接続されたワード線WLiを3~5Vに設定し、それ以外のワード線を接地してメモリトランジスタMQlの記憶内容を統み出す場合と同様に行う。このようにしてメモリトランジスタMQl~MQ5の読み出しが順次行われる。

また、上記した消去、書き込み、読み出しにおける制御信号線SGL、メインピット線MBL、ワード線WL及びソース線SLの電位設定は図示しない制御回路の管理下で行われる。

このように、選択トランジスタSQを介してよく
インピット線MBLと接続されたサブピット線
BLにより、各メモリトランジスタMQI~MQ
5のドレイン拡散領域2aを共通接続することに
より、メインピット線MBLからソース線SLでは
の電流経路上においてメモリトランジスタMQI
へMQ5のOR接続を実現している。その結果、
の MQ5のOR接続を実現していね。その
を MQ5のOR接続を実現していね。
いるのは、
の MQ5のOR接続を実現している。その
におけるメインピット線MBL、
いっては、
に読み出し対象のよそリトランジスタが使用されるだけで済み、
従来のN

AND型EEPROMのように統み出し対象以外のメモリトランジスタが使用されることはなくなるため、接電流経路に充分な電流を供給でき高速統み出しが可能となる。

第3図はこの発明の他の実施例で用いられる EEPROMのメモリトランジスタを示す断面図、第4図は第3図で示したメモリトランジスタを用いた EEPROMの回路図である。第3図で示す

このようなメモリトランジスタMQ 1 ′ ~MQ 4′ を用いて、第 4 図に示すように、第 1 図 及 び第 2 図で示した E E P R O M と等価な E E P R O M を実現することもできる。この実施例の E E P R O M においても第 1 図及び第 2 図で示した E E P R O M と同様の効果を奏することができる。加えて、第 3 図に示すように、メモリトランジスタ

して主ビット線からソース線にかけて電流が放象のメモリトランとにより、読み出しすため、 読み出すため、 読み出すため、 読み出すため、 読み出すため、 読み出すため、 で電流経路となるメモリトラン ジスタは読み出し対象のメモリトランジスタの となり、 にはいて電流経路となるメモリトラン ジスタは読み出し対象のメモリトランフスタ となり、 になって でき高速読み出しが可能と なる。

また、副ピット線は第2の層、主ピット線は第 3の層と、多層構造で主ピット線及び副ピット線 が形成されているため、副ピット線を形成するこ とにより集積化が損なわれることはない。

4. 図面の簡単な説明

第1図はこの発明の一実施例である E E P R O M の一部を示す断面図、第2図はその等 価 回路 図、第3図はこの発明の他の実施例である E E P R O M のよそリトランジスタを示す断面図、第4図は第3図で示したよそリトランジスタを用いたこの発明の他の実施例である E E P R O M の一部を示す回路図、第5図は従来の N A N D 型 E E P R O

の一部にコントロールゲート C G のみから成る 1 暦ゲート構造を実現することにより、消去時における過消去を防止できる効果がある。

なお、これらの実施例では、説明の都合上、サブピット線SBLにドレインが共通接続されるメモリトランジスタの数が5個あるいは4個のEEPROMを示したがこれに限定されるものではない


(発明の効果)


Mの一部を示す断面図、第6図はその等価回路図である。


図において、MQ1~MQ5はメモリトランジスタ、SQは選択トランジスタ、2aはドレイン拡散領域、2bはソース拡散領域、FGはフローティングゲート、CGはコントロールゲート、MBLはメインピット線、SBLはサブピット線で

なお、各圏中同一符号は同一または相当部分を 示す。

代理人 大岩蜡 堆







第1頁の続き

®Int. Cl. ⁵

識別記号 庁内整理番号

H 01 L 29/788 29/792

@発 明 者 宮 脇 好 和 兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・ エス・アイ研究所内